1.1 简介

1.2 核心参数速览

2.1 在轴 vs 离轴：两种磁编码器的安装范式

2.2 4 颗线性霍尔互成 90° 的信号架构

转动轴上安装一个单对极磁环（一个 N 极、一个 S 极，沿磁环圆周 180°/180° 分布）。随着磁环旋转，围绕磁环外圈、互成 90° 对称放置的 4 颗线性霍尔芯片分别感应并输出两路差分正、余弦模拟信号：

• HALL-A（上） 与 HALL-B（下） → 构成 Sine 通道的差分对，两路信号幅度相等、相位相同但磁极性相反，相减后得到纯净的 Sine 信号；
• HALL-C（左） 与 HALL-D（右） → 构成 Cosine 通道的差分对，同样通过差分运算提取纯净的 Cosine 信号；
• 两路差分信号在磁环旋转时呈严格正交关系（相位差 90°），构成角度解算的数学基础。

4 颗霍尔差分架构相比传统 2 颗互 90° 的方案，在机械偏心、磁环轴向摆动、霍尔安装位置偏差时具有更强的抗扰能力——差分运算天然抑制共模误差，互成 90° 的几何布局使得即使某一方向有装配偏差，另一方向的信号仍能保持较好的正交性。

2.3 正余弦信号的理想模型与现实误差

磁环旋转时，4 颗霍尔输出的差分信号在理想状态下应满足：

但在真实工程场景中，三个误差源会破坏这个理想模型：

• 失调误差（Offset）——霍尔芯片输出叠加的直流偏置，来自霍尔本身的输出失调、模拟前端放大倍数不对称、或霍尔到 MT6709 之间的线缆偏置；
• 幅度误差（Amplitude）——Sine 与 Cosine 通道的信号幅度不相等，来自霍尔灵敏度差异、磁环充磁不均、或机械偏心导致的磁距离变化；
• 相位误差（Phase）——两路信号的相位差不是严格的 90°，来自霍尔安装位置偏差、磁环几何不圆度等。

这三类误差若不补偿，直接用 arctan 计算角度会产生明显的非线性偏差——这正是差补细分 + 自校准技术的价值所在。

3.1 什么是差补细分（Interpolation）

差补细分（亦称插值细分 / Interpolation）是指把编码器输出的模拟正余弦信号，通过 DSP 数字解算和数模转换，转换成比原始信号周期密度更高的数字角度值的技术。核心逻辑是：

• 磁环转一圈 → 4 颗霍尔产生 1 个完整的正余弦周期（Sine 从 0→峰值→0→谷值→0 一次；Cosine 相位差 90° 同步完成一个周期）；
• MT6709 内部的 DSP 单元对这个周期的正余弦信号进行 高速采样（12bit ADC）+ CORDIC 角度解算；
• 最终输出的角度分辨率从"一个正余弦周期"细分为 2¹⁷ = 131,072 份，每份对应 0.0027°。

简单类比：传统方波编码器就像一把尺子上只有 2,500 个刻度（2,500 脉冲/圈）；差补细分相当于在每两个相邻刻度之间再插入 52 个细分刻度（131,072 / 2,500 ≈ 52）——不用换尺子（不换磁环/霍尔），只换解码芯片，角度分辨率直接提升 52 倍。

3.2 MT6709 内部信号链：从正余弦到四种输出

MT6709 的主信号通路为：外部 4 路差分正余弦输入 → 模拟前端（仪表放大器 + 低通滤波）→ 12bit ADC × 2（Sine / Cosine 各一路）→ DSP（失调补偿 → 幅度归一化 → 相位校正 → CORDIC 角度解算 → 17bit 绝对值生成 → ABZ 合成 → UVW 合成 → PWM 合成）→ 四路输出接口（SPI · ABZ · UVW · PWM）。辅助模块包括内部基准、时钟振荡器、上电复位、自校准控制模块和内置 EEPROM（存储配置参数和校准系数）。

Step 1 · 模拟前端：差分放大与低通滤波

内置仪表放大器（Instrumentation Amp）对来自 4 颗霍尔的两路差分信号（SIN-P/N、COS-P/N）分别进行高精度放大，抑制共模干扰后送入低通滤波器，滤除霍尔输出中的高频噪声与电磁干扰。

Step 2 · ADC 采样：模拟信号转数字码

两路12bit 高速 ADC（Sine 和 Cosine 各一路）将滤波后的模拟信号量化为 4096 级数字码，消除模拟信号传输中的非线性和温漂影响，为 DSP 解算提供稳定的数字输入。

Step 3 · DSP 补偿：失调 / 幅度 / 相位三项校正

DSP 单元根据 EEPROM 中预存的校准系数（由自校准模式写入），对 ADC 输出的 Sine/Cosine 数字码依次进行三项校正：

• 失调补偿——减去 Offset，把信号零点对齐到原点；
• 幅度归一化——把 Sine 和 Cosine 的幅度 A 拉齐；
• 相位校正——补偿相位偏差，确保两路信号正交。

Step 4 · CORDIC 解算：高速角度生成

经过三项校正后，理想的正余弦关系被重建：sin²θ + cos²θ = 1。此时 DSP 采用 CORDIC 算法（Coordinate Rotation Digital Computer，坐标旋转数字计算）进行高速角度解算——这是一种仅用加减和位移运算就能在硬件中高效实现的角度计算方法，避免了复杂的除法和反正切浮点运算，是 MT6709 能够在 < 2μs 系统延时内完成角度更新的关键技术基础。

CORDIC 迭代过程简述

CORDIC 算法通过一系列预设固定角度（如 45°、26.57°、14.04°、7.13°... 每级角度约为前一级的 1/2）的旋转迭代，逐步逼近输入向量的真实角度。每一次迭代根据当前向量位置决定"顺时针旋"还是"逆时针旋"，迭代角度被累加记录下来。

17bit 角度分辨率的生成

MT6709 的 CORDIC 单元进行足够多轮迭代后（迭代次数决定最终角度分辨率），迭代累计角度被量化为 17bit 有符号/无符号整数：17bit 意味着整个圆周（360°）被均匀划分为 2¹⁷ = 131,072 个离散刻度，每刻度对应 360° / 131,072 ≈ 0.0027°。这就是 MT6709 SPI 接口能够输出 17bit 绝对角度值的数学基础。

3.3 四种输出接口的生成逻辑

17bit 绝对角度生成后，MT6709 内部进一步合成四种输出格式：

3.4 分辨率提升对比

4.1 完整参数表

4.2 QFN32-5×5 引脚定义

5.1 离轴安装的三类机械误差源

在真实装配中，磁环的安装会有三类常见误差，它们分别影响正余弦信号的不同方面：

• 径向偏心（Radial Offset）——磁环圆心偏离转轴中心，导致磁环旋转时与上下、左右霍尔的距离周期性变化，引起幅度周期性波动；
• 轴向倾斜（Axial Tilt）——磁环平面与转轴轴线不垂直，导致磁环旋转时某些霍尔距离变近、某些变远，引起幅度不对称 + 相位交叉耦合；
• 霍尔位置偏差——4 颗霍尔没有严格互成 90°，导致 Sine 与 Cosine 通道的相位差偏离 90°。

5.2 第一层防御：4 霍尔互 90° 差分架构

传统 2 颗霍尔互成 90° 方案在偏心/倾斜下的误差会被直接"看到"——因为只有一组 Sine 和一组 Cosine，幅度不对称和相位偏差无法被差分消除。

MT6709 的 4 霍尔架构采用成对差分：Sine 通道由上下两颗霍尔相减得到，Cosine 通道由左右两颗霍尔相减得到。当磁环沿某一方向偏心时，对应的两颗霍尔会同时偏离理想位置——但因为是"成对相减"，共模的距离变化被差分运算抵消，只剩下真正代表角度的差模信号。这一层防御可以在不牺牲分辨率的前提下，把偏心误差的影响降低到原来的 1/3 ~ 1/5。

5.3 第二层防御：客户端简洁自校准

即使有 4 霍尔差分架构，残余的失调、幅度、相位误差仍然存在——这就需要自校准来完成最后的"精细抹平"。

传统方案的校准困境

• 需要上位机主动发送校准指令并接收数据交互；
• 需要额外的角度参考源（如光学对中仪、高精度伺服、或另一个已知高精度编码器）；
• 产线校准工位复杂、节拍慢（每个产品需要 30~60 秒）。

MT6709 的做法：客户端简洁模式

5.4 校准流程详解

6.1 应用场景一览

6.2 选型优先级判断

在以下条件同时满足时，MT6709 应进入首选 shortlist：

• 必须离轴安装（中空结构、空间受限、或电机内部无法放编码器芯片）；
• 需要 FOC 多接口（同时需要换相信号 + 绝对值位置反馈 + 增量速度反馈）；
• 预算敏感但精度要求高（相比光电/电感式方案，MT6709 的 BOM 成本显著更低）；
• 量产一致性优先（客户端自校准让产线无需精密校准工位，效率与一致性同步提升）。

7.1 麦歌恩内部产品线分工矩阵

分工逻辑：MT6620 走"一体化"路线、MT6709 走"线性霍尔 + 单对极磁环"路线、MT6728 走"通用正余弦后端"路线。三者互补而非替代。

7.2 与电感式 / 光电式离轴方案对比

选型决策点：若工作环境存在强电磁干扰（如靠近焊机、EMI 密集），电感式方案抗磁干扰更强；其他场景 MT6709 在体积、成本、接口丰富度、自校准四个维度全面占优。

8.1 磁环选型建议

• 极对数：固定 1 对极——MT6709 的差补细分逻辑基于"磁环转 1 圈 = 1 个正余弦周期"，磁环必须是 N 极占 180° + S 极占 180° 的单对极结构；
• 推荐材质：钕铁硼（NdFeB）——磁能积高、剩磁好，磁极充磁一致性优于铁氧体；
• 磁极充磁一致性：优于 ±5%——N 极与 S 极的磁场强度差异过大时，会导致 Sine 与 Cosine 通道的幅度对称性下降，增加自校准补偿压力；
• 磁环直径——无严格限制，但 4 颗霍尔安装位置需要与磁环径向距离匹配，具体间距和推荐直径以麦歌恩官方评估参考（联系 FAE）。

8.2 外置线性霍尔选型与安装

• 数量：4 颗——必须 4 颗互成 90° 对称布置，2 颗构成 Sine 差分对、2 颗构成 Cosine 差分对；
• 推荐型号：麦歌恩同系列线性霍尔或主流高灵敏度、低温漂型号——要求线性度好（输出电压与磁场强度呈线性关系）、失调电压小、温漂低；
• 机械公差：霍尔安装位置偏差 ±0.5mm 以内——超过此偏差，4 霍尔差分架构的抗扰能力会下降，自校准能补偿残余误差但无法完全消除大幅安装偏差；
• 电气连接：差分信号——SIN-P / SIN-N 和 COS-P / COS-N 必须使用等长、成对、带屏蔽的双绞线连接，减少电磁感应干扰。

8.3 PCB Layout 要点

• 模拟地与数字地分区——4 路霍尔模拟输入走独立模拟地平面，SPI/ABZ/UVW/PWM 数字信号走独立数字地平面，在 MT6709 的 Exposed Pad 处单点汇合；
• 输入信号走线对称——SIN-P 与 SIN-N、COS-P 与 COS-N 必须等长、紧邻、成对走线，差分阻抗匹配，减少信号不对称；
• VDD 去耦电容靠近引脚——100nF 陶瓷电容紧贴 VDD 引脚放置，抑制电源噪声；
• STATUS / FAULT 上拉——STATUS 和 FAULT 引脚需外部上拉电阻（10kΩ 典型值），具体以规格书为准。

8.4 校准触发方式

MT6709 自校准可通过硬件引脚或软件两种方式触发：

• 硬件方式：将 CAL_ENB 引脚拉低（或悬空——以官方规格书为准），让机械轴转动若干圈即可；
• 软件方式：通过 SPI 写入 SOFT_AUTOCAL 寄存器启动（需确认 MT6709 型号是否支持寄存器写入，部分简版型号仅支持硬件触发）；
• 完成判定：STATUS 引脚电平变化（或 PWM 指示模式）表示校准完成，可通过 MCU 的 GPIO 读取确认。

8.5 与 MCU / FOC 驱动器的接线参考

8.6 标签云