1.1 直接回答

1.2 选型速查表

注：表中「线」指 ABZ 每圈脉冲数（PPR）；四倍频后每圈计数为线数 × 4。UVW 对极数与 ABZ 线数均可 EEPROM 重写。

1.3 三个判断问题，收敛到唯一料号

2.1 直接回答

2.2 样片阶段：先给评估条件，再给样片

• 磁铁与气隙一起给——MT6701 的精度强烈依赖磁铁与气隙，只给芯片不给磁铁，客户测出来的 INL 往往比规格书差一截。规格书推荐的磁铁为 Φ6 mm 单对极径向充磁，气隙建议控制在 0.5~2.0 mm；
• 先确认输出形态——同一颗芯片可以出 I2C/SSI、ABZ、PWM、模拟，客户如果只要「读角度」，其实不需要 ABZ 高线数料号，用标准型即可；
• 先确认供电轨——整机 3.3 V 与 5 V 都能跑，但若产线要烧 EEPROM，评估板上就要预留 5 V 档位。

2.3 小批验证：把「精度不达标」拆成可定位的三段

三段定位法：先分段，再下结论

第一段：机械段（磁铁偏心、倾斜、气隙）

表现为角度误差随旋转呈一次或二次正弦规律——一次正弦通常是偏心，二次正弦通常是磁铁充磁不均或倾斜。这类误差换料号解决不了，只能改结构。

第二段：电气段（电源噪声、地弹、长线）

表现为误差随机抖动、与 PWM 占空比相关。这类问题靠加大去耦、缩短走线、单点接地解决，与型号无关。

第三段：配置段（线数、Z 脉宽、方向、零位）

表现为计数不对、零点偏、方向反。这类问题恰恰是 EEPROM 能改的，不需要换料号——这也是代理商最常帮客户省下的一次重新打样。

2.4 量产衔接：三个容易漏掉的细节

2.5 替代与被替代：说清楚边界，比说「可以替代」更有用

3.1 直接回答

3.2 技术路线对照：霍尔、AMR、GMR 各在哪一档

三条路线的能力排序

为什么高速能力反而霍尔更强

霍尔桥的输出建立时间短、内部解算链路可以做得很深流水线，因此 MT6701 能跑到 55,000 RPM；AMR 桥需要额外的置位/复位（set/reset）脉冲来消除磁滞，链路更长，高速上限相对低。这是「精度换速度」的典型取舍，而不是谁更先进。

3.3 离轴与在轴：不是「能不能装」，而是「误差怎么算」

需要说明的是：MT6701 的官方定位是磁铁与芯片相对旋转的角度测量，规格书给出的安装建议是磁铁中心对准芯片敏感区、气隙 0.5~2.0 mm。把 MT6701 用在离轴场合是可行的，但它不属于专门的离轴优化产品——同门的 MT6709（4 颗外置线性霍尔 + 单对极磁环，17bit）与 MT6620（内置霍尔阵列）才是为离轴结构准备的。这个边界必须在选型阶段讲清楚，否则客户会拿「离轴装出来的 ±3°」去质疑芯片。

3.4 误差预算：把 ±1.0° 拆成四项

误差项与工程含义

一个常被误用的推论

有人用 DNL ±0.02° 去论证「MT6701 精度 0.02°」，这是把台阶均匀度当成了绝对精度。正确做法是：做增量测速/位置环时引用 DNL 与 TN；做绝对角度定位时引用 INL。混用会导致两个后果——要么低估了绝对误差导致装不上，要么高估了成本选了不必要的型号。

3.5 延时与带宽：5 μs 意味着什么

系统延时典型 5 μs，折算成「角度滞后」与转速成正比。以 3,000 RPM（50 转/秒）为例，5 μs 对应的机械角滞后为：

这就是「高速时精度会掉」的定量原因——不是芯片变差了，而是采样滞后在角度域被放大。做高速 FOC 时若用 55,000 RPM，必须在算法里做延时补偿（用上一个周期的角速度外推），否则电角度误差会直接吃掉力矩。

3.6 抗干扰与磁干扰容限

• 差分抵消共模——外界均匀磁场（如电机永磁体漏磁、相邻磁铁）在成对桥臂上同向叠加，相减后大部分被抵消；
• 但对梯度场不免疫——如果干扰源在芯片附近产生空间梯度（例如大电流走线紧贴芯片），差分无法抵消，表现为角度偏移；对策是拉开距离、避免大电流回路从芯片下方穿过；
• 磁铁自身是最大的「干扰源」——杂散铁屑、磁铁镀层脱落、气隙内异物都会造成局部畸变，量产环境要考虑防护。

4.1 直接回答

4.2 命名三段式速记

把一个料号拆成三段来读

第一段 · 封装码决定「有没有 UVW」

CT 与 QT 的差异是物理引脚数，不是配置。CT 永远没有 UVW，QT 才有。这一条是所有选型的起点。

第二段 · 配置码决定「出厂默认什么」

STD/STV 是标准型（1 线增量，适合只要绝对角的场合）；A 系列是按线数预烧的增量型；AKD/AKE/ACD 是 1,000/1,024 线的高分辨率档。

第三段 · Z 脉宽决定「零位好不好捕」

Z 脉宽 1 LSB 表示零位脉冲极窄（等于一个角度台阶），适合高精度回零但要求捕获单元足够快；4 LSB 宽 4 倍，更容易被普通定时器捕获，代价是零位定位精度略降。

方向码为什么只有 STV 一个

12 个料号中只有 CT-STV 出厂为顺时针递增，其余均为逆时针。实际项目中方向可以通过 EEPROM 改写，STV 存在的意义是免烧写直接上机——对于没有产线编程工序的小批量项目，选对方向可以省掉一道工装。

4.3 完整型号表（官方规格书 Rev 1.8 第 5 页）

包装：CT 系列套管 100 只/管；QT 系列卷盘 1,000 只/盘。湿敏等级：SOP-8 为 MSL-3，QFN3×3-16L 为 MSL-1。

4.4 线数阶梯：从 1 线到 1,024 线

4.5 关键复核：线数 × 转速 = 多少 Hz

线数选错的代价通常是「MCU 跑不动」。下面这条曲线按 计数频率 = 线数 × 4 × 每秒转数 计算，用来快速判断所选线数在目标转速下是否会打爆定时器。

5.1 直接回答

5.2 引脚功能对照：按信号分组，而不是按序号背

引脚序号在不同封装上完全不同，但信号功能是一一对应的。做原理图时先按功能分组画，最后再按封装核对序号，比死记脚位更可靠。

注：表中「有 / 无」指该封装是否引出该信号；引脚序号与 NC 脚位置以官方数据手册 Rev 1.8 引脚定义章节为准。

5.3 SOP-8 的边界：8 只脚是刚好够用，不是有富余

很多人以为 CT 没有 UVW 是「软件没开放」，实际上是物理上没地方放。把它拆开看：电源两只脚（VDD、GND）不可省；配置一只脚（MODE）决定了 OUT 的协议；增量输出三只脚（A、B、Z）不可省；按压一只脚（PUSH）为旋钮保留。8 只脚正好用尽，没有任何一只可以挪去做 U、V、W。

SOP-8 的典型接法

• 只需要绝对角：MODE 设为数字协议，OUT 接 MCU 的 SSI 或 I2C，A/B/Z 悬空或预留测试点。
• 替代增量编码器：A/B/Z 接 MCU 的正交解码口，OUT 可同时给绝对零位做上电校准，两条通道并行不冲突。
• 旋钮方案：PUSH 接带内部上拉的 GPIO，MCU 休眠时用边沿中断唤醒，A/B 用于旋转计数。

MODE 与 OUT 的复用逻辑

MODE 是一根上电采样的配置脚，不是运行中可切的开关。上电瞬间芯片锁存 MODE 的电平，随后 OUT 固定工作在对应协议上。这意味着同一块板子想现场切换输出形态，只能改硬件跳线后重新上电，不能靠软件在线切换。做多协议兼容的评估板时，这一点要在丝印上写清楚。

为什么 OUT 一只脚能出四种信号

因为 OUT 后面接的是一个数字多路选择器 + 一个 12 bit DAC。数字协议（SSI、I2C）走的是同一条数字通路，PWM 是对角度值做占空比调制，模拟输出则把 12 bit 角度码送进 DAC 变成 0~VDD 的电压。四种形态在硅片上是四条支路，只是共用同一只输出脚。这也解释了为什么切换协议必须复位——复用是上电时静态选择的，不是运行中动态复用的。

5.4 QFN3×3-16L 的增益：差分 ABZ 与 UVW

QT 系列多出来的 8 只脚，用途非常明确：6 只给差分 ABZ，3 只给 U/V/W，其余为电源与配置的重复布置。

两项增益怎么用

差分 ABZ 抗干扰的机理

单端 ABZ 的信号以地为参考，电机 PWM 的共模跳变会直接窜进比较器阈值，表现为「多计脉冲」。差分 ABZ 把 A 与 A− 做成一对反相输出，接收端只取两者之差，共模噪声在相减时被抵消。这就是长线、变频器旁、大电流母线附近必须用差分的根本原因，而不是「差分更高级」。

UVW 1~16 对极可编程意味着什么

UVW 不是固定 1 对极的三个方波，而是按电机极对数整定的三路换相时序。同一颗 QT 料号，装到 4 对极电机上只需要把 EEPROM 的极对数改成 4，UVW 的相位关系会自动重排。这让一颗料号覆盖一整个极对数范围，备料压力大幅下降——这是 QT 相对「三颗开关霍尔」最实际的优势，而不是精度。

QT 的典型接法

• 六步方波驱动：U/V/W 直接进预驱的三路霍尔输入，完全替代三颗开关霍尔，且省掉霍尔支架与三套上拉。
• 有感 FOC：A/B 或 SSI 的 14 bit 绝对角进 FOC 的角度环，UVW 只用于上电初始定位。
• 长线传输：差分 ABZ 走双绞线到主控，适合电机与控制器分离的结构。

5.5 完整电气参数（官方规格书 Rev 1.8）

注：以上参数取自官方规格书 Rev 1.8（2022.12）第 7~8 页电气特性表；车规认证状态、具体料号的温度等级扩展，以官方数据手册与出厂声明为准。

6.1 直接回答

6.2 场景 × 料号匹配矩阵

矩阵按「推荐强度」分五级。需要说明的是：官网列明的应用方向包括无刷电机换相、旋转编码与旋钮、汽车位置检测、工业传动等；下表的具体分级是基于参数边界的工程判断，不是官网评分，具体项目仍应以官方数据手册与实测为准。

说明：矩阵为工程判断，用于快速收敛方向；涉及汽车位置检测的项目必须先确认具体料号的车规资质与功能安全要求，以官方声明为准。

6.3 标准型组：CT-STD / CT-STV / QT-STD

这一组的共同点是 ABZ 只有 1 线/圈。1 线意味着每圈只有一个 A 脉冲与一个 Z 脉冲，它不是用来测速的，而是用来标记「过零」的。真正干活的是 SSI/I2C 的 14 bit 绝对角，或者 UVW 换相。

6.4 中速线数档：CT-A200 / A360 / A400

这一组是「增量编码器替代」的主力。200~400 线四倍频后是 800~1,600 计数/圈，正好覆盖大多数通用伺服与变频器的编码器输入档位，同时计数频率不会把低端 MCU 打爆。

6.5 较高速档：CT-A600 / CT-A800

这一组的关键变化不是线数，而是 Z 脉宽从 1 LSB 放宽到 4 LSB。高线数下 1 LSB 的 Z 脉冲只持续一个角度台阶，普通定时器的输入捕获可能漏掉；放宽到 4 LSB 后，捕获窗口扩大 4 倍，代价是零位定位精度从「一个台阶」变成「四个台阶」。

6.6 分辨上限档：CT-AKD / AKE / ACD

这三个料号是 CT（SOP-8）能做到的最高增量分辨率：1,000 或 1,024 线，四倍频后 4,000~4,096 计数/圈，已经接近 14 bit 绝对角（16,384）的 1/4。再高的增量分辨率要靠 MT6709/MT6728 这类细分后端，不是 MT6701 的赛道。

6.7 换相档：QT-STD / QT-ACD

只有这两个料号能出 UVW。QT-STD 是「换相优先」，QT-ACD 是「换相 + 高线数一起要」。两者的 UVW 形态不同：QT-STD 为 1 对极起步的标准三路方波，QT-ACD 为 -A-B-Z 形态的换相输出，具体时序与相位定义以官方数据手册为准。

6.8 十二个料号的一句话结论

注：表中「不适用」均为参数或封装带来的边界，可通过改料号或改方案解决，不是芯片缺陷。

7.1 直接回答

7.2 四颗产品的定位对照

注：MT6709、MT6728、MT6825 的分辨率、接口与封装取自各自产品资料；标「以数据手册为准」的项目未在本次可核实的公开资料中确认，不做推断。

7.3 家族定位示意：集成度 × 绝对分辨率

7.4 为什么有些场景必须选解码芯片，而不是 MT6701

不是精度问题，是结构问题。MT6701 要求磁铁与芯片同轴或近距离偏心布置，磁铁必须装在轴的端面；一旦结构要求轴心走线、走气、走光，或者要求磁环套在轴外、芯片贴在侧面，MT6701 就没有安装位置了。

中空轴与离轴：结构决定方案

机器人关节、协作机器人、中空旋转平台，轴心必须留孔。这时磁铁只能做成套在轴上的磁环，芯片贴在磁环外侧——这就是 MT6709 的典型结构：4 颗线性霍尔感知磁环的径向磁场，芯片做差补细分。MT6701 在这种结构下无法放置，不是性能不够。

MT6709 与 MT6728 的分工

MT6709 是「霍尔 + 细分」的成套方案，外置元件是磁敏元件（线性霍尔），适合从零开始设计离轴结构；MT6728 是「已有信号源的细分后端」，输入是已经成形的正交正余弦模拟量，适合本来就有感应头（光栅、磁环、旋变）但需要把分辨率做高的场合。两者都输出数字角度，但MT6709 帮你解决「怎么感应」，MT6728 只解决「怎么细分」。

一体式与后置解码的本质差别

本质差别在误差源的数量。一体式只有一条链路：磁场 → 片内霍尔 → 片内解算 → 输出，误差主要由磁铁与安装决定，芯片可以出厂校准。后置解码多了一条「外部感应元件 → 走线 → 芯片输入」的模拟链路，霍尔的灵敏度失配、走线长度差异、外部干扰都会直接进入角度误差，因此 MT6709 提供客户端自校准来补偿失调、幅度与相位。分辨率更高，但对布局与校准的要求也更高——这是等价的交换，不是白拿。

7.5 一句话边界

8.1 直接回答

8.2 八步决策流程

按顺序执行，不要跳步

1. 第 1 步 · 要不要 UVW。要换相、要替代三颗开关霍尔 → QT；只要角度 → CT。这一步定了，料号范围立刻砍掉一半。
2. 第 2 步 · 定最低线数。速度环带宽 × 每圈需要的速度更新次数，反推每圈计数，再除以 4 得到线数。宁可低一档，也不要高一档。
3. 第 3 步 · 复核计数频率。线数 × 4 × (RPM/60)。超过 MCU 正交解码上限就降线数，或改用 SSI 绝对角做软件差分。
4. 第 4 步 · 复核 Z 捕获。高线数 + 普通定时器 → 选 4 LSB 的 Z 脉宽；高精度回零 + 有捕获单元 → 选 1 LSB。
5. 第 5 步 · 磁铁与气隙。按官方推荐选单对极磁铁，气隙控制在推荐区间内，并留出装配公差。
6. 第 6 步 · 偏心与倾斜预算。把机械公差换算成角度误差，叠加到 INL 上，看是否满足系统指标。
7. 第 7 步 · 产线烧写条件。需要改线数、极对数、方向、零位时，确认工装有 > 4.5 V 电源与烧写夹具。
8. 第 8 步 · PCB 与抗干扰。去耦电容贴近引脚、模拟地与功率地分开回流、远离电机相线与电感。

8.3 五个常见误选

8.4 磁铁、气隙与安装

MT6701 测的是磁铁垂直于芯片表面的磁场分量，因此磁铁的充磁方向、气隙、偏心三项直接决定误差。以下为工程通用做法，具体推荐值以官方数据手册的应用章节为准。

磁铁规格与充磁方向

• 使用单对极（1 N + 1 S）磁铁，不要用多对极磁环——多对极会让角度在每圈内重复多次，芯片无法区分。
• 充磁方向为径向或轴向，需与安装结构匹配；充磁方向装反，角度会整体偏移甚至反向。
• 磁铁直径与厚度按官方推荐选取，直径过小会使气隙处的磁场梯度不足，噪声变大。

气隙为什么必须控制

气隙增大，磁铁在芯片处的磁场强度按距离快速衰减，信噪比下降 → 角度噪声上升 → 低速抖动变明显。气隙过小则可能机械干涉，且在高温下磁铁热膨胀导致擦碰。工程上把气隙控制在推荐区间中值，并留出装配公差与热膨胀余量。

偏心与倾斜的误差换算

磁铁中心与旋转中心不重合（偏心 e），会引入一个随角度正弦变化的误差，其幅值近似与 e 成正比、与磁铁直径成反比。倾斜则会让磁场矢量偏离芯片平面，产生二次谐波误差。两者都不能靠软件完全消除，只能在结构上控制。

为什么气隙变化会变成角度误差

因为芯片解算的是两路正交差分信号的比值（反正切）。气隙变化会同时削弱两路信号的幅度，理想情况下比值不变、角度不变；但实际两路霍尔电桥的灵敏度并不完全一致，幅度不同步衰减就会让比值偏移，表现为角度误差随气隙变化。这就是「气隙一致性」比「气隙绝对值」更重要的原因——同一批产品气隙不一致，角度一致性就无法保证。

8.5 EEPROM 烧写与产线衔接

三条硬性条件

• 电压：烧写时 VDD 必须高于 4.5 V。整机运行 3.3 V 没问题，但烧写工装要单独提供 5 V 轨。
• 时序：上电后等待超过 TPwrUp（≤ 32 ms）再开始通信，避免在芯片未就绪时写入。
• 校验：写完后必须回读校验。不要依赖「写入无报错」作为成功判据。

配方管理：一颗料号，多种配置

同一颗 CT-ACD 可以在产线烧成 200 线、400 线或任意整数线数，也可以改方向和零位。这意味着「料号」和「配置」在产线是两件事：仓库按料号备货，产线按机型配方烧写。配方文件必须与机型绑定并版本化管理，否则会出现「同一料号装到不同机型、行为不一致」的经典问题。

为什么烧写电压要高于工作电压

EEPROM 写入依靠电荷泵把电压抬升到足够高的编程电平。VDD 越低，电荷泵的抬升余量越小，写入时间变长、写入成功率下降。4.5 V 以上的要求本质是给电荷泵留出足够裕量，保证在温度与批次波动下都能可靠写入。这不是「建议」，是写入可靠性的边界条件。

8.6 PCB Layout 与抗干扰

• 去耦：VDD 到 GND 的电容尽量贴近引脚，回流路径短而宽；不要把去耦电容放在板子另一面再打孔回来。
• 地：模拟地与功率地单点汇合，避免电机电流从芯片下方流过。
• 磁干扰：远离电机相线、电感、继电器与大电流走线。磁干扰不会「烧坏」芯片，但会让角度周期性抖动，且很难在软件里区分。
• 差分走线：QT 的 A±/B±/Z± 必须等长、紧耦合、参考同一地平面，否则差分抗扰优势会被走线不对称抵消。
• 磁铁固定：磁铁必须可靠固定，任何微小位移都会直接变成角度误差；胶水固化收缩与热循环都要考虑。

8.7 结语

MT6701 的价值不在「参数表上的某一个数字」，而在用一颗 SOP-8 或 QFN3×3 同时给出绝对值、增量、换相、PWM 与模拟五种形态，让一个平台覆盖旋钮、风机、工具、关节、汽车位置等多种产品。选型时只要守住两条：先定封装（要不要 UVW），再定线数（MCU 能不能接）；设计时守住两条：磁铁与气隙一致，产线烧写电压够。剩下的，交给实测。

9.1 六个高频问题